积分商城

最新搜索： all03 Smithv3.1 stvp 机器人 无线 设备管理
您现在的位置是：首页 > 技术资料 > 一种高速低抖动四相位时钟电路的设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

一种高速低抖动四相位时钟电路的设计

更新时间：2020-10-27 21:19:54 大小：3M 上传用户：zhengdai查看TA发布的资源 标签：时钟电路 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

超高速A/D转换器对精准的时钟电路提出严格要求,时钟抖动是影响其精度的重要因素。文章在分析时钟抖动对A/D转换器的影响后,介绍了一种适用于GHz的低抖动四相位时钟电路。电路采用时钟恢复电路、四相位分布网络和相位校正电路,得到占空比稳定、相位误差小的四相位时钟。采用0.18μmCMOS工艺实现,电路仿真表明,四相位输出时钟抖动102fs,占空比调整范围30%~70%,功耗277 mW@1.8V。

Ultra-high speed A/D converters require accurate clock circuits.Timing jitter is one of the critical factors which affect the precision of the A/D converter.By analyzing the effect of clock jitter on the A/D converters,a GHz low-jitter four phase clock was demonstrated.The clock recovery circuits,distributed four phase network and phase adjustment circuits were used to obtain four phase clock with stable duty cycle and small phase error.The circuit was implemented in 0.18μm CMOS technology.Simulation shows that the circuit can achieve 102 fs timing jitter and 30%-70%correction range with a power consumption of 277 mW at 1.8 V.

部分文件列表

文件名 大小
一种高速低抖动四相位时钟电路的设计.pdf 3M

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号