积分商城

最新搜索： pads stm32自学笔记 EDA_BOMHelper OB2263 电压电流采样 ucos移植
您现在的位置是：首页 > 技术资料 > 基于数字方式实现的锁相环自测试电路
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于数字方式实现的锁相环自测试电路

更新时间：2020-07-04 01:15:27 大小：2M 上传用户：zhiyao6查看TA发布的资源 标签：锁相环 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

时钟抖动、时钟精度和锁相环倍频功能是否符合预定规格是评价锁相环好坏的重要参数，但高精度的锁相环对应的测试设备昂贵、测试周期长且需要专业人士进行操作，大大增加了中小型设计公司项目的测试成本和时间。本文介绍了一种自主研发的数字电路，该电路采用纯数字方式实现锁相环（PLL）的功能测量、精度测量（〈0．1％）和时钟抖动测量（峰一峰值Jpp〈100ps，均方根值Jrms〈15ps）。

Clock jitter, clock precision and frequency multiplication function are the most important parameters of a Phase-Locked Loop (PLL), they usually be used to evaluate the PLL＇ s performance. But for the high accuracy Phase-Locked Loop, the corresponding testing equipment is expensive, test period is long and professionals are need-ed to operate, that greatly increases the small-and medium-sized design company＇ s burden, not only the money, but also the time. This paper introduces a kind of digital circuit which is independent research and development, the circuit adopts pure digital method to implement the function test, precision measurement (〈 0.1%) and clock jitter measurement (peak-peak Jpp 〈 lOOps, root-mean-square value Jrms 〈 15 ps) of Phase-Lock...

部分文件列表

文件名 大小
基于数字方式实现的锁相环自测试电路.pdf 2M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号