推荐星级：

嵌入式系统的显卡方案设计与实现

更新时间：2020-02-27 08:58:16 大小：1M 上传用户：守着阳光1985 查看TA发布的资源 标签：嵌入式系统电路设计 下载积分：3分评价赚积分（如何评价?）打赏收藏评论(0) 举报

资料介绍

自90年代以来，嵌入式系统已以其不可垄断性和高性价比的特点不断渗入到计算机控制工业的方方面面。该系统以各种微处理器代替通用计算机的CPU，以Flash和SRAM/SDRAM代替ROM、RAM以及硬盘，以嵌入式操作系统和应用软件代替通用计算机的垄断操作系统(Windows、DOS等)和各种应用软件。在计算机专用控制领域，嵌入式系统替代通用计算机已成为不可逆转的趋势。目前，液晶显示器以其体积小、重量轻、辐射小的特点成为人机界面设计的最佳选择。为了将液晶显示器应用到嵌入式系统中，给该系统带来类似通用计算机的人机交互界面，目前常用单片机直接驱动显示器或以FPGA驱动显示器的方法，但这些做法都会占用嵌入式系统CPU大量时间，影响其控制自动化设备的主要功能。为了解决这个问题，本文研究并开发一种面向嵌入式系统的，以FPGA为中心的显卡系统。

该显卡系统以单片DDR SDRAM为显示存储器存储图像数据，以FPGA为控制中心，嵌入式系统仅需通过I/O口在需改变图像时输出一帧数据至显卡，不需实时提供数据流和各种显示器控制信号，从而使嵌入式微处理器有足够的时间控制其所在的自动化系统。

在具体实现方面，设计从硬件电路入手，解决了各器件间的电平兼容和接口问题；设计了液晶显示模组驱动电路，主要包括双极性驱动电压电路和缓冲电路设计，并以此电路板作为系统开发的基础，设计FPGA内部逻辑模块。

设计根据本系统多时钟域的特点以及DDR SDRAM的驱动要求，以数据通路模块和数据控制模块组成整个系统，协调各器件间的操作；研究并完成数据跨时钟域的同步设计，以缓冲存储模块隔离各时钟域；合理分配读写时序，设置DDR SDRAM控制模块以驱动存储器。

本文设计的显示系统以800×480分辨率液晶显示器为图像输出设备，具有面向微处理器的通用接口，可匹配数据输出时钟频率50MHz以下的微处理器。由于该独立系统没有数据来源，为了验证设计的正确性，本文采用周立功单片机有限公司的EasyARM2131开发板设计了测试系统以验证系统结果。当单片机输出数据改变时，可以看到由于显示存储器中的数据逐渐被替换，原有图像最后被完全改变。该结果表明，设计达到了预期要求。