推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

多处理器系统芯片的层次化总线通讯架构设计与实现

更新时间:2019-10-31 19:58:15 大小:22M 上传用户:sun2152查看TA发布的资源 标签:通讯 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

论文的主要内容和取得的成果如下:

1,在RTL级设计了多处理器系统平台,重点阐述了基于双层总线的片上通讯架构,并详细介绍了各子模块的设计.在给出设计思路的同时,论文进行了大量仿真验证实验,仿真结果表明,该通讯架构的设计满足了多处理器系统1的基本功能要求。

2,在RTL级以流水矩阵乘法为例研究系统在不同工作负载下的加速比变化.实验结果表明,在使用四个处理器的情形下,矩阵相乘循环次数为4次时加速比仅为2.2:随着循环次数增多,加速比最高可达3.2。由此可以得出以下结论:随着工作负载的增加,加速比有上升的趋势,基本原因是花费在多核之间通讯的开销随循环次数的增多而明显减少,从而使系统性能更优。

3,以ALTERA公司Stratix II EP2S180开发平台为目标,对整个设计进行FPGA原型验证。整个系统(包括硬件和应用程序)下载到单颗Stratix II EP2S180器件上,工作频率为60MHz.实验结果表明本设计功能正确,FPGA资源利用率为34%,使用49,996个自适应查找表(Adaptive Look-up Tables,ALUTs),存储单元使用1,600,768 bits,占用率为17%.


部分文件列表

文件名 大小
多处理器系统芯片的层次化总线通讯架构设计与实现.pdf 22M

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载