推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

快速位同步时钟提取方案及实现

更新时间:2018-10-22 17:35:27 大小:132K 上传用户:sun2152查看TA发布的资源 标签:CPLDFPGA位同步VHDL通信系统 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

在数字通信系统中,同步技术是非常重要的,而位同步是最基本的同步。位同步时钟信号不仅用于监测输入码元信号,确保收发同步,而且在获取祯同步、群同步及对接收的数字码元进行各种处理的过程中,也为系统提供了一个基准的同步时钟。    随着可编程器件容量的增加,设计师倾向于把位同步电路设计在CPLD/FPGA芯片内部。因此,本文采用Quartus II软件设计了一种新型的位同步提取电路,对电路进行了仿真试验,并使用Altera的Cyclone II系列FPGA芯片EP2C5予以实现。

部分文件列表

文件名 大小
一种快速位同步时钟提取方案及实现.doc 132K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载