推荐星级:
- 1
- 2
- 3
- 4
- 5
FPGA模拟RS232时序
资料介绍
基于Q2开发环境,采用VHDL语言编程,利用FPGA内部丰富的逻辑资源实现RS232的通信功能,非常实用!
部分文件列表
文件名 | 文件大小 | 修改时间 |
新建文件夹/receiver.vhd | 2KB | 2012-07-19 12:18:50 |
新建文件夹/rs232.vhd | 1KB | 2012-07-19 12:35:36 |
新建文件夹/transfer.vhd | 3KB | 2012-07-19 15:32:46 |
新建文件夹 | 1KB | 2011-02-19 20:34:14 |
全部评论(0)