推荐星级：
- 1
- 2
- 3
- 4
- 5
FPGA VERILOG实现D触发器
资料介绍
FPGA VERILOG实现D触发器 FPGA VERILOG实现D触发器
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| 14实验十四：D触发器/db/dff1.(0).cnf.cdb | 1KB | 2011-02-05 08:40:46 |
| 14实验十四：D触发器/db/dff1.(0).cnf.hdb | 1KB | 2011-02-05 08:40:46 |
| 14实验十四：D触发器/db/dff1.asm.qmsg | 2KB | 2011-02-05 08:42:42 |
| 14实验十四：D触发器/db/dff1.asm_labs.ddb | 3KB | 2011-02-05 08:42:34 |
| 14实验十四：D触发器/db/dff1.cbx.xml | 1KB | 2011-02-05 08:40:48 |
| 14实验十四：D触发器/db/dff1.cmp.bpm | 1KB | 2011-02-05 08:41:58 |
| 14实验十四：D触发器/db/dff1.cmp.cdb | 2KB | 2011-02-05 08:43:00 |
| 14实验十四：D触发器/db/dff1.cmp.ecobp | 1KB | 2011-02-05 08:41:58 |
| 14实验十四：D触发器/db/dff1.cmp.hdb | 6KB | 2011-02-05 08:43:00 |
| 14实验十四：D触发器/db/dff1.cmp.kpt | 1KB | 2011-02-05 08:41:58 |
| 14实验十四：D触发器/db/dff1.cmp.logdb | 1KB | 2011-02-05 08:41:58 |
| ... | ||
全部评论(0)