积分商城

最新搜索： STM32Cube高效开发教程 基础篇 Keil MDK-ARM dm9000a FM17550 STM32中文参考手册
您现在的位置是：首页 > 技术资料 > 基于FPGA的数字锁相电路设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA的数字锁相电路设计

更新时间：2020-06-23 13:05:54 大小：1M 上传用户：zhiyao6查看TA发布的资源 标签：fpga数字锁相 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

锁相放大技术因其具有中心频率稳定,通频带窄,品质因数高的特点在测量领域得到广泛应用。本文提出了一种数字锁相电路的设计,利用信号的相关性实现得到待测信号的幅值和相位信息的目的。电路主要包括程控放大模块、AD采集模块、互相关运算模块、串口传输和LabVIEW模块。该电路经实验能够较为精确的获得运算结果。

The phase-locked amplification technique is widely used in the measurement field because that its center frequency is very stable,has narrow passband and high quality factor. This paper puts forward a design of a digital phase-locked circuit,which uses the correlation of signals to achieve the purpose of obtaining the magnitude and phase information of the signal to be measured. The circuit mainly includes program-controlled amplification module,AD acquisition module,cross-correlation calculation module,serial transmission and Lab VIEW module.The circuit can get the operation result more accurately through the experiment.

部分文件列表

文件名 大小
基于FPGA的数字锁相电路设计.pdf 1M

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号