积分商城

最新搜索： KMI18/2速度传感器 RK35 E-studio Pro ip178g lpc1788 TI Code Composer Studio（ CCS）
您现在的位置是：首页 > 技术资料 > 一种基于FPGA的慢门限恒虚警处理电路设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

一种基于FPGA的慢门限恒虚警处理电路设计

更新时间：2020-06-16 01:55:43 大小：212K 上传用户：zhiyao6查看TA发布的资源 标签：fpga 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

雷达信号的检测多是在干扰背景下进行,如何从干扰中提取目标信号,不仅要求有一定的信噪比,而且必需有恒虚警处理设备。恒虚警处理是雷达信号处理的重要组成部分,慢门限恒虚警处理主要是针对接收机热噪声,文中介绍一种基于FPGA嵌入式设计的慢门限恒虚警处理电路,给出了仿真模型及仿真结果,并已将其用于某检测器中,取得了良好的经济效益。

The detection of radar signal always processes with background noise,not only high signal noise ratio but also constant false alarm device are required to reduce constant false stant false alarm processing is an important part of radar signal processing;therefore the research on false alarm processing is crucial in radar w-threshold constant false alarm aim at the heat noise of receiver,a constant false alarm processing circuit based on FPGA embedded design is proposed in this paper,and the simulation model and simulating results are also circuit has been used in a practical detector with big economic benefit.

部分文件列表

文件名 大小
一种基于FPGA的慢门限恒虚警处理电路设计.pdf 212K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号