推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA用Verilog语言编写的DDS程序,两路输出,频率可调,相位可调,输出波形可调

更新时间:2019-10-17 18:19:29 大小:4M 上传用户:lalahug查看TA发布的资源 标签:fpgaverilogdds 下载积分:9分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

FPGA用Verilog语言编写的DDS程序,两路输出,频率可调,相位可调,输出波形可调

image.png

部分文件列表

文件名文件大小修改时间
dds_double_new/cosine.mif4KB2013-06-27 22:02:38
dds_double_new/db/add_sub_hjj.tdf2KB2013-06-27 18:07:34
dds_double_new/db/altsyncram_de71.tdf12KB2013-06-28 19:58:30
dds_double_new/db/altsyncram_ie71.tdf12KB2013-06-29 10:01:10
dds_double_new/db/altsyncram_kq71.tdf9KB2013-06-27 19:27:18
dds_double_new/db/altsyncram_n371.tdf9KB2013-06-27 18:07:34
dds_double_new/db/altsyncram_re71.tdf12KB2013-06-27 22:25:50
dds_double_new/db/dds_module.(0).cnf.cdb3KB2013-06-29 13:47:40
dds_double_new/db/dds_module.(0).cnf.hdb1KB2013-06-29 13:47:40
dds_double_new/db/dds_module.(1).cnf.cdb2KB2013-06-27 18:07:34
dds_double_new/db/dds_module.(1).cnf.hdb1KB2013-06-27 18:07:34
...

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载