推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA逻辑门原语门延迟测量报告

更新时间:2017-03-24 16:25:40 大小:77K 上传用户:z00查看TA发布的资源 标签:fpga逻辑门 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

FPGA逻辑门原语门延迟测量报告 Verilog的语法中包括了很多基本的逻辑门原语,常见的有and,or,xor,xnor,not,buf等。为了探究这些门的延迟的大致关系,对这些逻辑门在ISE中做了布局布线后的仿真。报告所得的结果适用于FPGA的综合,也能反映一定的实际情况。

部分文件列表

文件名 大小
FPGA逻辑门原语门延迟测量报告.pdf 77K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载