推荐星级：
- 1
- 2
- 3
- 4
- 5
用多片FPGA进行ASIC设计验证的分区和综合技术.rar
资料介绍
在现在复杂的ASIC 设计中，校验（Verification）是最大的瓶颈。随着先进的半导体工艺技术不断前进，随之带来的是ASIC 设计规模和设计复杂度的飞速增长，这使得传统的软件仿真工具已经无法完全解决验证的问题。而且随着越来越多的需要处理大量实时数据的应用（如视频）出现，验证技术就要求能够在接近实时频率的条件下进行验证。现在越来越多的ASIC 设计者自己设计FPGA 验证板来进行ASIC 设计验证。用FPGA 验证ASIC 的好处是可以使软件的开发调试和ASIC 的开发调试并行的进行。
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| 用多片FPGA进行ASIC设计验证的分区和综合技术.pdf | 192KB | 2009-11-25 10:10:06 |
全部评论(0)