您现在的位置是:首页 > 源码 > gate——clock
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

gate——clock

更新时间:2013-08-14 22:20:13 大小:238K 上传用户:jiangminmin查看TA发布的资源 标签:clockgate 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(1) 举报

资料介绍

基于FPGA的Verilog语言编写的门控时钟,解决了因为控制端在高电平关闭引起的问题。

部分文件列表

文件名大小
clock_gating/1KB
clock_gating/clock_gating.asm.rpt7KB
clock_gating/clock_gating.done1KB
clock_gating/clock_gating.fit.rpt71KB
clock_gating/clock_gating.fit.smsg1KB
clock_gating/clock_gating.fit.summary1KB
clock_gating/clock_gating.flow.rpt8KB
clock_gating/clock_gating.map.rpt19KB
clock_gating/clock_gating.map.summary1KB
clock_gating/clock_gating.pin20KB
clock_gating/clock_gating.pof512KB
...

全部评论(1)

  • 2021-06-20 13:54:19liuronghai07

    雷声大,雨点小,一般般

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载