积分商城

最新搜索： PL2303 altium Designer 20 电路设计与仿真从入门到精通 auto cad 常用LOGO标识 microBUCK TMC5160
您现在的位置是：首页 > 技术资料 > Cadence数模混合电路设计-spetreVerilog
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

Cadence数模混合电路设计-spetreVerilog

更新时间：2019-05-12 07:47:47 大小：15M 上传用户：sun2152查看TA发布的资源 标签：cadence数模混合电路spetreverilog 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

路径设置

首先要设置路径，可以这样设置（icfb和

ius和在一起了）：

setenv ic50/tools/cadence/ic5141

setenv ius58/opt/cadence/ius58

set LD LIBRARY PATH=（$ic50/tools/lib $ic50/tools/dfI/1

ib $ic50/tools/tcltk/tcl8.0/lib Sic50/tools/tcltk/tk8.0/lib ${ius58

}/tools/verilog/lib Sius58/tools/lib SLD LIBRARY_PATH）

set path=（${ius58}/tools/verilog/bin Sius58/tools/bin Sic50/tools/bin S$ic50/tools/dflI/bin $ic50/tools/dracula/bin $path）

步骤：

1.在icfb中建立verilog的view，（包括模块和testbench，testbench的view名也是verilog

2.右键点击testbench的verilog view，选择“open（read-only）”在verilog阅读窗的菜单上选择tools=>verilog-xl

3.用verilog-xl仿真，试一试就会用了仿真完成后View Waveform的按钮会被激活按这个按钮，simvision打开

部分文件列表

文件名 大小
Cadence数模混合电路设计-spetreVerilog.pdf 15M

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号