推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

如何写好状态机_Verilog_CH06_FSM

更新时间:2010-09-07 14:01:46 大小:452K 上传用户:我是超人查看TA发布的资源 标签:Verilog_CH06 下载积分:5分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

节选自《Verilog 设计与验证》作者:吴继华、王诚 状态机是逻辑设计的重要内容,状态机的设计水平直接反应工程师的逻辑功底,所以许 多公司的硬件和逻辑工程师面试中,状态机设计几乎是必选题目。本章在引入状态机设计思 想的基础上,重点讨论如何写好状态机。

部分文件列表

文件名 大小
如何写好状态机_Verilog_CH06_FSM.pdf 452K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载