- 1
- 2
- 3
- 4
- 5
跨时钟域信号同步方法6种
资料介绍
基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中，跨时钟域的情况经常不可避免。如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当，将导致系统无法运行。本文总结出了几种同步策略来解决跨时钟域问题。 2 异步设计中的亚稳态 触发器是FPGA设计中最常用的基本器件。触发器工作过程中存在数据的建立(setup)和保持(hold)时间。对于使用上升沿触发的触发器来说，建立时间就是在时钟上升沿到来之前，触发器数据端数据保持稳定的最小时间。而保持时间是时钟上升沿到来之后，触发器数据端数据还应该继续保持稳定的最小时间。我们把这段时间成为setup-hold时间(如图1所示)。在这个时间参数内，输入信号在时钟的上升沿是不允许发生变化的。如果输入信号在这段时间内发生了变化，输出结果将是不可知的，即亚稳态 (Metastability)
部分文件列表
| 文件名 | 大小 |
| 跨时钟域信号同步方法6种.doc | 291K |
最新上传
- 打赏
- 30日榜单
-
21ic下载 打赏310.00元 3天前
用户：zhengdai
-
21ic下载 打赏310.00元 3天前
用户：小猫做电路
-
21ic下载 打赏310.00元 3天前
用户：gsy幸运
-
21ic下载 打赏210.00元 3天前
用户：kk1957135547
-
21ic下载 打赏210.00元 3天前
用户：w178191520
-
21ic下载 打赏210.00元 3天前
用户：liqiang9090
-
21ic下载 打赏100.00元 3天前
用户：jh03551
-
21ic下载 打赏110.00元 3天前
用户：1111111ffgg
-
21ic下载 打赏30.00元 3天前
用户：sun2152
-
21ic下载 打赏25.00元 3天前
用户：玉落彼岸
-
21ic下载 打赏20.00元 3天前
用户：xuzhen1
-
21ic下载 打赏15.00元 3天前
用户：WK520077778
-
21ic下载 打赏15.00元 3天前
用户：x15580286248
-
21ic下载 打赏25.00元 3天前
用户：天融之境
-
21ic下载 打赏5.00元 3天前
用户：qminiup
-
21ic下载 打赏5.00元 3天前
用户：xiaomage1991
-
21ic下载 打赏5.00元 3天前
用户：Nara
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
资料：2KW超声波电源设计
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
资料：八卦PCB图
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
资料：扫码枪仿真和读取范例
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21下载积分 打赏10.00元 3天前
用户：玉落彼岸
-
21ic下载 打赏310.00元 3天前
用户：小猫做电路
-
21ic下载 打赏310.00元 3天前
用户：zhengdai
-
21ic下载 打赏310.00元 3天前
用户：gsy幸运
-
21ic下载 打赏260.00元 3天前
用户：kk1957135547
-
21ic下载 打赏210.00元 3天前
用户：w178191520
-
21ic下载 打赏230.00元 3天前
用户：liqiang9090
-
21ic下载 打赏120.00元 3天前
用户：1111111ffgg
-
21ic下载 打赏25.00元 3天前
用户：sun2152
-
21ic下载 打赏30.00元 3天前
用户：WK520077778
-
21ic下载 打赏25.00元 3天前
用户：xzxbybd
全部评论(0)