推荐星级：
- 1
- 2
- 3
- 4
- 5
16位二进制数移位乘法器的实现,使用Verilog HDL实现.
资料介绍
16位二进制数移位乘法器的实现,使用Verilog HDL实现.
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| mul16/16位二进制数移位乘法器的实现.doc | 91KB | 2012-11-16 18:33:40 |
| mul16/chengfaqi.asm.rpt | 7KB | 2013-12-11 19:53:30 |
| mul16/chengfaqi.done | 1KB | 2013-12-11 19:53:32 |
| mul16/chengfaqi.dpf | 1KB | 2013-11-14 16:36:04 |
| mul16/chengfaqi.fit.rpt | 204KB | 2013-12-11 19:53:26 |
| mul16/chengfaqi.fit.smsg | 1KB | 2013-12-11 19:53:24 |
| mul16/chengfaqi.fit.summary | 1KB | 2013-12-11 19:53:24 |
| mul16/chengfaqi.flow.rpt | 8KB | 2013-12-11 19:53:32 |
| mul16/chengfaqi.map.rpt | 20KB | 2013-12-11 19:53:18 |
| mul16/chengfaqi.map.smsg | 1KB | 2013-12-11 19:53:18 |
| mul16/chengfaqi.map.summary | 1KB | 2013-12-11 19:53:18 |
| ... | ||
全部评论(0)