您现在的位置是:首页 > 教程 > VHDL测试平台设计
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

VHDL测试平台设计

更新时间:2019-04-11 19:58:30 大小:255K 上传用户:z00查看TA发布的资源 标签:vhdl 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

内存测试平台设计

基本测试台操作:

步骤1:将数据模式写入存储器中的每个地址

步骤2:读取每个存储器地址并验证从存储器读取的数据是否与步骤1中写入的数据相匹配。

步骤3:对不同的数据模式集重复步骤1和2。


Memory testbench design

 Basic testbench operation:

 Step 1: Write data patterns to each address in the memory

 Step 2: Read each memory address and verify that the data read from the memory matches what was written in Step 1.

Step 3: Repeat Steps 1 and 2 for different sets of data patterns.


部分文件列表

文件名 大小
1554983760VHDL_6_Testbench.pdf 255K

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载