推荐星级：
- 1
- 2
- 3
- 4
- 5
1路视频光端机的接收端，VHDL源码，使用全FPGA芯片的硬件，内建解帧、时钟、DESERDES
资料介绍
1路视频光端机的接收端，VHDL源码，使用全FPGA芯片的硬件，内建解帧、时钟、DESERDES
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| RX/db/RX.(0).cnf.cdb | 1KB | 2006-11-10 15:47:44 |
| RX/db/RX.(0).cnf.hdb | 1KB | 2006-11-10 15:47:44 |
| RX/db/RX.(1).cnf.cdb | 1KB | 2006-09-22 18:24:00 |
| RX/db/RX.(1).cnf.hdb | 1KB | 2006-09-22 18:24:00 |
| RX/db/RX.(2).cnf.cdb | 3KB | 2006-09-22 18:19:08 |
| RX/db/RX.(2).cnf.hdb | 1KB | 2006-09-22 18:19:10 |
| RX/db/RX.asm.qmsg | 2KB | 2006-09-22 18:25:26 |
| RX/db/RX.cbx.xml | 1KB | 2006-11-10 15:47:46 |
| RX/db/RX.cmp.rdb | 3KB | 2006-11-10 15:47:48 |
| RX/db/RX.dbp | 1KB | 2006-11-10 15:47:46 |
| RX/db/RX.db_info | 1KB | 2006-09-22 17:42:12 |
| ... | ||
全部评论(0)