推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

vivado下mig核仿真指导手册

更新时间:2020-01-06 21:54:34 大小:506K 上传用户:xuzhen1查看TA发布的资源 标签:vivado 下载积分:1分 评价赚积分 (如何评价?) 收藏 评论(0) 举报

资料介绍

1.IP-Core生成

根据所选芯片的不同,参照说明文档生成对应的MIG核:VC709-VX690T,参照文件夹"MIG核配置-VC7O9"下的说明。VC709板卡上有两条型号为MT8KTF51264HZ-1G9的SODIMM条,最高工作频率932.84MHz,蜂值带宽14.9GB/s,可根据需求选择配置一个或两个controler,相关参数及意义在configuration.pdf中均有说明:.xdc文件为约束文件,在配置阶段需要加载该文件用于指定具体管脚位置;EES256-VX4857,参照文件夹"MIG核配置-EES256"下的说明.EES256板卡是定制板卡,有三条SODIMM条插槽,具体型号用户可自行选择,文件夹"ddr3-datasheet"下中列出了下同型号的内存条的具体参数.mig7-1controller.xdc约束文件中包含单个controller的管脚配置信息:mig7-3controller.xd 约束文件中包含了三个controller的管脚配置信息。

2.修改仿真文件

生成后的MIG核包含以下几个文件夹,其中"user-design/"文件夹包含了所有的设计文件,在仿真和综合过程中不做改动:"example-design/"文件夹包含了所有的仿真文件,需要修改

1)rt/example_top.v:在该文件中实例化要仿真的逻辑模块。原example_top.v实例化了traffic gen模块,可用于验证MIG核是否正常工作(仿真结束提示Test passed or failed);验证之后,可将trafficgen模块替换为自己的逻辑进行后续的仿真;

2)sim/ddr3-modelv:在ddr3-model模块中定义了 个memory数组(数组宽度最大为64bits),用于模拟DDR3的访存行为。如果MIG核的数据接口为512bits,则需要实例化8个ddr3-model模块来完成模拟。改动后的ddr3 model.v在“仿真文件改动"目录下,主要修改的地方包括以下几个方面:



部分文件列表

文件名 大小
vivado下mig核仿真指导手册.pdf 506K

全部评论(0)

暂无评论