推荐星级：
- 1
- 2
- 3
- 4
- 5
Mentor工具简介
资料介绍
Mentor工具简介，欢迎下载
部分文件列表
| 文件名 | 大小 |
| Mentor工具简介.pdf | 125K |
部分页面预览
（完整内容请下载后查看）Mentor 工具简介
下图是目前行业主流的 IP/ASIC/SoC 设计流程以及行业认可的 EDA 技术平
台，其中整合了 Synopsys、Mentor Graphics 以及 Magma 公司的相关技术和产品，
构成完整的设计流程和方法学。
芯片功能规格
EDA 工具流程
芯片结构设计
概念需求研究
功能制定阶段
芯片设计方案(文本)
Mentor
Perspecta/CatapultC
PlatformExpress/IP
芯片的设计实现
系统级设计技术
系统级模型、IP及综合得
到的RTL
Mentor
HDL Design Series
模块设计输入
模块设计验证
RTL芯片电路设计
VHDL/VerilogHDL
Mentor
Questa/ModelSim
芯片级分析与验证
ASIC/SoC原型验证技术
FPGA原型系统
Mentor 0-IN
Seamless CVE
芯片级协同验证
存储器自测试电路RTL代码
边界扫描电路RTL代码
Mentor
MBISTArchitect
RTL级DFT设计：
存储器内建自测试
边界扫描测试
硬件仿真器
Mentor BSDArchitect
FPGA Advantage
Expedition PCB
原型开发环境
Veloce
15M/30M
芯片级逻辑综合
Magma/Synopsys
FPGA实现环境
Xilinx，Altera等
芯片电路门级网表
门级DFT设计
扫描测试电路插入
Mentor DFTAdvisor
Mentor FastScan
基于Veloce的
原型验证系统
基于FPGA板的
原型验证系统
加入扫描测试电路
的芯片门级网表
ATPG
测试向量生成
测试向量（To 测试机）
芯片GDSII网表
标准单元布局布线
Magma/Synopsys
版图验证
Mentor Calibre
DRC/LVS/xRC
网表及参数提取
从GDSII网表中提取出
来的SDF延时标注文件
Mentor ADMS
Synopsys PrimeTime
后仿真与时序分析
TapeOut
芯片生产制造、测试
如上图所示，Mentor Graphics 公司面向“IP/ASIC/SoC 设计环境平台”提供
定制 IC 芯片设计技术、混合信号混合语言 SoC 的仿真验证技术、FPGA 与 PCB
设计技术、系统设计技术等。在定制 IC 设计领域，Mentor Graphics 公司提供 DA
－IC、IC Station、Eldo 以及 Calibre 等技术和产品构成完善高性能的定制 IC 设
计全流程；在混合信号混合语言的 IC/ASIC/SoC 仿真验证领域，Mentor Graphics
公司提供行业最著名并且支持最完备的 ADMS 环境平台，支持包括 C、SystemC、
SystemVerilog、Verilog、VHDL、SPICE 等在内的广泛设计抽象的完整的芯片级
全部评论(0)