推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

模拟工程师电路设计指导手册:数据转换器

更新时间:2019-12-31 16:22:34 大小:9M 上传用户:xlhtracy查看TA发布的资源 浏览次数:13093 下载积分:0分 出售积分赚钱 评价赚积分 ( 如何评价?) 标签:数据转换器模拟工程师 收藏 评论(6) 举报

资料介绍

TI 模拟工程师电路设计指导手册:数据转换器,高清文字版

部分文件列表

文件名 大小
电路设计指导手册:数据转换器.pdf 9M

部分页面预览

(完整内容请下载后查看)
增加 SAR ADC 的采集时间以实现输入信号趋稳  
可通过以下方式降低吞吐量来增加 SAR ADC 的采集时间:  
1. 降低 SCLK 频率以降低吞吐量。  
2. 使 SCLK 固定在最高允许值并增加 CS 高电平时间。  
下表列出了 SAR ADC 在吞吐量为 10ksps (tcycle = 100µs) 条件下运行时的前两种情况的采集时  
间。第 2 种情况为输入信号趋稳提供了更长的采集时间,因为在固定的转换和周期时间条件下 SCLK 的频率  
提高了。  
采集时间  
(tcycle – tconv  
情况  
SCLK  
tcycle  
转换时间 (18 · tSCLK)  
)
1
2
0.24MHz  
60MHz  
100µs  
100µs  
74.988µs  
0.3µs  
25.01µs  
99.70µs  
下表显示的是,当输出阻抗为 10kΩ 的传感器输出端与 ADC 输入端直接连接时,8 位、10 位、12 位和 14  
ADC 相对于采样速度和有效位数 (ENOB) 的性能比较。正如预期的那样,随着采样速率升高,由于采集  
时间减少,ENOB 会降低。  
ADS70408 ADC)  
ENOBRTH = 10kΩ,  
CFLT = 1.5nF)  
ADS704110 ADC)  
ENOBRTH = 10kΩ,  
CFLT = 1.5nF)  
ADS704212 ADC)  
ENOBRTH = 10kΩ,  
CFLT = 1.5nF)  
采样速度  
(ksps)  
ADS705614 ADC)  
ENOBRTH = 10kΩCFLT = 680pF)  
10  
7.93  
7.92  
7.88  
9.87  
9.85  
9.68  
10  
12.05  
10.99  
8.00  
100  
500  
9.97  
9.95  
采用不同源阻抗在不同吞吐率条件下实现的性能  
下图提供了 ADS7056 采用不同输入阻抗在不同吞吐量条件下实现的 ENOB。请注意,下图所有结果的得出  
条件是采用 100Hz 模拟输入信号并且没有 ADC 驱动器放大器。  
12.5  
12  
11.5  
11  
10.5  
33Ohm, 680pF  
330Ohm, 680pF  
3.3kOhm, 680pF  
10kOhm, 680pF  
20kOhm, 680pF  
10  
9.5  
2
22  
42  
62  
82  
100  
Sampling Speed(kSPS)  
D039  
在不使用前端缓冲器电路的情况下直接驱动 SAR  
ADC(低功耗、低采样速度DAQ)  
ZHCA797AJanuary 2018Revised March 2019  
8
版权 © 2018–2019, Texas Instruments Incorporated  

推荐下载

全部评论(6)

  • 2020-02-14 18:42:07verifone

    资料不错,可以参考

  • 2020-02-14 10:36:16lindeijun

    谢谢楼主分享!!!

  • 2020-02-08 13:40:20mj8abcd

    谢谢分享!!!!!

  • 2020-01-08 13:48:57wangxutao0711

    TI产品的使用资料,写的挺详细

  • 2020-01-01 15:20:42suxindg

    谢谢分享