推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

波形生成加噪滤波,智能感知项目报告

更新时间:2020-06-29 14:42:33 大小:3M 上传用户:zkl791229231查看TA发布的资源 浏览次数:613 下载积分:2分 出售积分赚钱 评价赚积分 ( 如何评价?) 标签:智能感知 收藏 评论(0) 举报

资料介绍

根据整体设计要求,编写各个功能部分Verilog HDL程序,设置各输入输出变量说明如下

clk 为计数时钟;

qclk:为扫描显示时钟;

en 使能信号,为1 的话,则控制器开始工作;

rst 复位信号,为1的话,控制及技术回到初始状态;

hoid:特殊情况控制信号,为1的话,则两个方向无条件显示为红灯;

light1 控制主干道方向四盏灯的亮灭;其中,light1[0]~light[2],分别控制主干道方向的

绿灯、黄灯和红灯;

light2 控制支干道方向四盏灯的亮灭;其中,light2[0] ~ light2[2],分别控制支干道方向的

绿灯、黄灯和红灯;

num1 用于主干道方向灯的时间显示,8 位,可驱动两个数码管;

num2 用于支干道方向灯的时间显示,8 位,可驱动两个数码管;

counter:用于数码管的译码输出;

st1st2:数码管扫描信号 

输入输出及中间变量设置如下:

module traffic(en,clk,qclk,rst,rst1,hold,num1,num2,light1,light2,counter,st1,st2);

input en,clk,qclk,rst,hold,rst1;

output st1,st2;

output[7:0] num1,num2;

output[6:0]counter;

output[2:0] light1,light2;

reg tim1,tim2,st1,st2;


  

部分文件列表

文件名 大小
智能感知技术第五组小组报告.docx 3M

推荐下载

全部评论(0)

暂无评论