推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

搭建可靠和高效的FPGA设计

更新时间:2018-12-19 16:56:41 大小:190K 上传用户:z00查看TA发布的资源 标签:fpga 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

这些提示旨在向您展示如何操作为您的FPGA构建可靠的设计。

这些技巧适用于任何FPGA供应商,并且不习惯“修复”FPGA,除了设计。

许多设计师创造失败的设计因为他们不遵循类似的指导原则。

不要通过查找路由时钟信号表(LUT)。 这些“内部生成的时钟信号“很容易出现问题。


不是将此信号路由到时钟端口FPGA中的同步元件将它们路由到时钟使能端口。

门控时钟也会减少时钟数信号在FPGA内部路由。

如果每个都没有时钟启用资源注册,这将作为输入实现驱动寄存器(LUT)的组合逻辑。


部分文件列表

文件名 大小
18-FPGA-DesignTips.pdf 190K

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载