推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

DSP+FPGA折反射全景视频处理系统中双核高速数据通信

更新时间:2019-12-05 10:16:59 大小:387K 上传用户:江岚查看TA发布的资源 浏览次数:283 下载积分:2分 出售积分赚钱 评价赚积分 ( 如何评价?) 标签:dspfpga视频处理系统 收藏 评论(0) 举报

资料介绍

摘 要:对于嵌入式折反射全景视频处理系统,由于计算量大,一般采用多处理器协同的结构,但在该结构下多个

处理器之间需要进行高速的数据通信。该文提出一种基于DSP+FPGA 架构的双核高速数据通信方法,该方法通

过基于地址总线的控制指令编码解析方法协同双核工作,通过逆向波形分析和基于乒乓缓存的间接DMA 通信方

式,实现DSP 与FPGA 之间的双核DMA 数据通信。实验结果表明,使用上述方法实现的DSP 与FPGA 之间数

据通信速度高达585 MBps。


部分文件列表

文件名 大小
1575511922DSP%2BFPGA折反射全景视频处理系统中双核高速数据通信.pdf 387K

部分页面预览

(完整内容请下载后查看)
32 卷第 3 期  
2010 3 月  
Vol.32No.3  
Mar.2010  
Journal of Electronics & Information Technology  
DSP+FPGA 折反射全景视频处理系统中双核高速数据通信  
熊志辉  
张茂军  
陈立栋  
(国防科学技术大学信息系统与管理学院 长沙 410073)  
摘 要对于嵌入式折反射全景视频处理系统于计算量大般采用多处理器协同的结构在该结构下多个  
处理器之间需要进行高速的数据通信。该文提出一种基于 DSP+FPGA 架构的双核高速数据通信方法,该方法通  
过基于地址总线的控制指令编码解析方法协同双核工作,通过逆向波形分析和基于乒乓缓存的间接 DMA 通信方  
式,实现 DSP FPGA 之间的双核 DMA 数据通信。实验结果表明,使用上述方法实现的 DSP FPGA 之间数  
据通信速度高达 585 MBps。  
关键词:数据通信;双核;全景;DMAFPGADSP  
中图分类号:TP274; TN919  
文献标识码:A  
文章编号:1009-5896(2010)03-0649-06  
DOI:10.3724/SP.J.1146.2009.00329  
High-Speed Data Communication Between DSP and FPGA  
in Embedded Panoramic Video Processing System  
Li Le  
Xiong Zhi-hui  
Wang Bin  
Zhang Mao-jun  
Chen Li-dong  
(College of Information Systems and Management, National University of Defense Technology, Changsha 410073, China)  
Abstract: As the huge computational loads of panoramic video processing, most of the embedded panoramic video  
processing system are based on multi-cores. The problem of high-speed data communication between multi-cores  
must be solved. A high-speed data communication method between DSP and FPGA is proposed. In order to realize  
high-speed data communication, the address-bus is used to transport commands, the wave of data communication  
between dual-cores in DMA mode is analyzed and simulated. The experiments show that the data transmission  
speed is up to 588 MBps between DSP and FPGA by using those methods.  
Key words: Data communication; Dual-cores; Panoramic; DMA; FPGA; DSP  
用流水线的技术计了每秒可处理 50 帧分辨率为  
240×320 的视频图像的嵌入式系统。  
1 引言  
全景视频技术可以在任意时刻同时获取周围  
但是,在这种多核协同的结构中,各个处理器  
芯片之间需要进行大数据量高速传输。以每秒采集  
处理 25 400 万像素的折反射全向图为例设图  
像中每像素 2个字节的 YCbCr 4:2:2格式为例计算,  
则多核之间的数据传输速率约为 1.6 Gbps(200  
MBps)。若进一步要求每个芯片至多只能用 50%的  
时间用于数据传输,另外 50%的时间用于其他运算  
处理,这样,实际设计中要求多核之间的数据传输  
速度至少在 3.2 Gbps(400 MBps)以上。  
360°观察方向上的场景使得观察者能够更快更准  
确地感知周围场景的变化,该技术可广泛应用于战  
场环境侦察、视频监控、机器人导航等领[14]  
在嵌入式系统上实现折反射全景成像处理获取  
全景视频,需要对折反射全向视频图像进行实时采  
处理及柱面全景展开等个过程算法复杂、  
计算量大,一般的单核嵌入式视频处理系统难以达  
到实时处理的要求[5]此在实际应用中常采用多个  
嵌入式处理器协同的方法(例如 DSP+FPGA 协同)  
完成折反射全景成像处理[6]采用 FPGA 和多  
DSP 互连的并行处理结构现了一个高速数据  
传输带宽、低延迟且计算性能强大的实时图像处理  
系统。文献[7]采用双 FPGA 加双 DSP 的结构,使  
为了解决上述问题,本文提出一种 DSP+  
FPGA 协同处理结构中的双核间高速数据通信方  
法。在硬件上将 DSP EMIF 接口与 FPGA 相连  
建立了双核高速数据传输通道;使用基于地址总线  
的控制指令编码解析的方法实现了双核之间控制指  
令的快速交互效协同了 FPGA DSP 的工作;  
通过逆向波形分析的方法[8]分析研究 DSP 执行  
DMA 操作的时序,在 FPGA 上模拟 DMA 传输模  
使用基于乒乓缓存机制的间接 DMA 通信方法[9]  
实现 DSP FPGA 之间高速数据通信。实验结果  
2009-03-13 收到,2009-07-27 改回  
国家自然科学基金项目(60773023, 60705013),国家 863 计划项目  
(2009AA01Z328),中国博士后科学基金项目(20070410977)和湖南  
省自然科学基金项目(08JJ4018)资助课题  
通信作者:李乐

推荐下载

全部评论(0)

暂无评论