上传资源列表
-
MAX 10 FPGA 信号完整性设计指南
大小:326K 更新时间:2017-10-05 下载积分:0分
为避免信号完整性的问题,Intel 建议您遵循MAX® 10 器件的设计考量,I/O 布局指南和电路板设 计指南,包括: • I/O 布局规则 • 电压参考I/O 标准 • 高速LVDS,锁相环(PLL)和时钟 • 外部存储器接口 • ...
-
大小:326K 更新时间:2017-10-05 下载积分:0分
为避免信号完整性的问题,Intel 建议您遵循MAX® 10 器件的设计考量,I/O 布局指南和电路板设 计指南,包括: • I/O 布局规则 • 电压参考I/O 标准 • 高速LVDS,锁相环(PLL)和时钟 • 外部存储器接口 • ...