推荐星级:
- 1
- 2
- 3
- 4
- 5
基于Xilinx FPGA的DDR_SDRAM的Verilog控制代码
资料介绍
基于Xilinx FPGA的DDR_SDRAM的Verilog控制代码,使用的FPGA为Virtex-4,实现对DDRSDRAM的简单控制(对一系列地址的写入和读取).rar
部分文件列表
文件名 | 文件大小 | 修改时间 |
基于FPGA的DDR SDRAMverilog代码/mem_interface_top.txt | 3KB | 2007-09-27 14:55:06 |
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_addr_gen_0.txt | 5KB | 2007-09-27 14:55:06 |
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_backend_fifos_0.txt | 4KB | 2007-09-27 14:55:06 |
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_backend_rom_0.txt | 6KB | 2007-09-27 14:55:06 |
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_cmp_rd_data_0.txt | 6KB | 2007-09-27 14:55:06 |
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_controller_iobs_0.txt | 4KB | 2007-09-27 14:55:06 |
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_data_gen_16.txt | 7KB | 2007-09-27 14:55:06 |
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_data_path_0.txt | 4KB | 2007-09-27 14:55:06 |
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_data_path_iobs_0.txt | 56KB | 2007-09-27 14:55:06 |
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_data_tap_inc.txt | 4KB | 2007-09-27 14:55:06 |
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_data_write_0.txt | 5KB | 2007-09-27 14:55:06 |
... |
全部评论(0)