推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

基于Xilinx FPGA的DDR_SDRAM的Verilog控制代码

更新时间:2019-10-15 22:59:02 大小:466K 上传用户:zyf901126查看TA发布的资源 标签:xilinxfpga 下载积分:9分 评价赚积分 (如何评价?) 收藏 评论(0) 举报

资料介绍

基于Xilinx FPGA的DDR_SDRAM的Verilog控制代码,使用的FPGA为Virtex-4,实现对DDRSDRAM的简单控制(对一系列地址的写入和读取).rar

image.png

部分文件列表

文件名文件大小修改时间
基于FPGA的DDR SDRAMverilog代码/mem_interface_top.txt3KB2007-09-27 14:55:06
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_addr_gen_0.txt5KB2007-09-27 14:55:06
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_backend_fifos_0.txt4KB2007-09-27 14:55:06
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_backend_rom_0.txt6KB2007-09-27 14:55:06
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_cmp_rd_data_0.txt6KB2007-09-27 14:55:06
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_controller_iobs_0.txt4KB2007-09-27 14:55:06
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_data_gen_16.txt7KB2007-09-27 14:55:06
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_data_path_0.txt4KB2007-09-27 14:55:06
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_data_path_iobs_0.txt56KB2007-09-27 14:55:06
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_data_tap_inc.txt4KB2007-09-27 14:55:06
基于FPGA的DDR SDRAMverilog代码/mem_interface_top_data_write_0.txt5KB2007-09-27 14:55:06
...

全部评论(0)

暂无评论