推荐星级：
- 1
- 2
- 3
- 4
- 5
使用VHDL语言编写的一个fir滤波器，通过modelsim进行仿真.rar
资料介绍
使用VHDL语言编写的一个fir滤波器，通过modelsim进行仿真.rar
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| fir/a5_pin_model_dump.txt | 7KB | 2014-07-03 14:41:10 |
| fir/db/fir_gen.(0).cnf.cdb | 7KB | 2014-07-03 14:30:14 |
| fir/db/fir_gen.(0).cnf.hdb | 3KB | 2014-07-03 14:30:14 |
| fir/db/fir_gen.(1).cnf.cdb | 2KB | 2014-07-02 16:42:16 |
| fir/db/fir_gen.(1).cnf.hdb | 1KB | 2014-07-02 16:42:16 |
| fir/db/fir_gen.(2).cnf.cdb | 1KB | 2014-07-02 16:42:16 |
| fir/db/fir_gen.(2).cnf.hdb | 1KB | 2014-07-02 16:42:16 |
| fir/db/fir_gen.(3).cnf.cdb | 3KB | 2014-07-02 16:42:16 |
| fir/db/fir_gen.(3).cnf.hdb | 2KB | 2014-07-02 16:42:16 |
| fir/db/fir_gen.ace_cmp.bpm | 1KB | 2014-07-03 14:43:24 |
| fir/db/fir_gen.ace_cmp.cdb | 136KB | 2014-07-03 14:43:24 |
| ... | ||
全部评论(0)