推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

Verilog HDL硬件描述语言:FPGA 数字钟的实现调整时间、闹钟等功能.rar

更新时间:2019-10-15 00:56:40 大小:815K 上传用户:lalahug查看TA发布的资源 标签:verilog hdlfpga 下载积分:9分 评价赚积分 (如何评价?) 收藏 评论(0) 举报

资料介绍

Verilog HDL硬件描述语言:FPGA 数字钟的实现调整时间、闹钟等功能.rar

image.png

部分文件列表

文件名文件大小修改时间
szz/cmp_state.ini1KB2011-12-16 12:44:28
szz/szz.asm.rpt7KB2011-12-15 15:40:30
szz/szz.cdf1KB2011-12-15 15:47:56
szz/szz.done1KB2011-12-15 21:37:50
szz/szz.fit.eqn180KB2011-12-15 15:40:28
szz/szz.fit.rpt119KB2011-12-15 15:40:28
szz/szz.fit.summary1KB2011-12-15 15:40:28
szz/szz.flow.rpt4KB2011-12-15 15:40:32
szz/szz.map.eqn123KB2011-12-15 15:40:24
szz/szz.map.rpt70KB2011-12-15 15:40:24
szz/szz.map.summary1KB2011-12-15 15:40:24
...

全部评论(0)

暂无评论