推荐星级：
- 1
- 2
- 3
- 4
- 5
优质资源
+2分数字钟Verilog源码及说明报告（自动计时手动校时倒计时整点报时LCD显示
资料介绍
该程序含有程序源码过程，全Verilog语言，希望可以帮到大家！
部分文件列表
| 文件名 | 大小 |
| 报告.doc | 721KB |
| 数字钟/ | |
| 数字钟/clk.asm.rpt | 7KB |
| 数字钟/clk.cdf | |
| 数字钟/clk.done | |
| 数字钟/clk.dpf | |
| 数字钟/clk.fit.rpt | |
| 数字钟/clk.fit.smsg | 1KB |
| 数字钟/clk.fit.summary | |
| 数字钟/clk.flow.rpt | 4KB |
| 数字钟/clk.map.rpt | |
| ... | |
全部评论(0)