推荐星级:
- 1
- 2
- 3
- 4
- 5
简易数字存储示波器verilog源代码 经过EP2C8Q208C8验证
资料介绍
简易数字存储示波器verilog源代码 经过EP2C8Q208C8验证
部分文件列表
文件名 | 文件大小 | 修改时间 |
fpga/ad.v | 1KB | 2013-07-12 11:32:28 |
fpga/ad.v.bak | 1KB | 2013-07-11 08:36:42 |
fpga/db/add_sub_lkc.tdf | 2KB | 2013-07-11 14:15:32 |
fpga/db/add_sub_mkc.tdf | 2KB | 2013-07-11 14:15:32 |
fpga/db/altsyncram_f3t1.tdf | 14KB | 2013-07-11 13:56:04 |
fpga/db/altsyncram_rbn1.tdf | 3KB | 2013-07-11 13:56:04 |
fpga/db/alt_u_div_kve.tdf | 9KB | 2013-07-11 14:15:32 |
fpga/db/fpga.(0).cnf.cdb | 4KB | 2013-07-15 14:00:02 |
fpga/db/fpga.(0).cnf.hdb | 2KB | 2013-07-15 14:00:02 |
fpga/db/fpga.(1).cnf.cdb | 1KB | 2013-07-12 11:34:18 |
fpga/db/fpga.(1).cnf.hdb | 1KB | 2013-07-12 11:34:18 |
... |
全部评论(0)