推荐星级：
- 1
- 2
- 3
- 4
- 5
图像帧频变换和边缘增强处理verilog
资料介绍
工程使用quartus13.1设计，器件是C4的EP4CE75F23,需要用到DDR2。
采用原理图设计，层次清晰，本身是一个稍大的工程，是对热像摄像头输入的8b色深的视频信号进行采集和处理，其中处理主要包含了帧频变换（使用了DDR2）和边缘增强。
DDR2缓存实现了帧频的变化；
使用了一个3x3的图像边缘增强算子，自我感觉比拉普拉斯算子效果要好，也可以改变算子的参数，调试其他算子的增强效果，不同的算子效果不同。
可根据不同的需要参考工程中相应的模块代码。
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| V1_001_1/Camera_Rx_2_ABC.bsf | 2KB | 2018-08-29 17:53:56 |
| V1_001_1/Camera_Src/Camera_Rx_2_ABC.v | 1KB | 2018-08-29 17:53:50 |
| V1_001_1/Camera_Src/Camera_Rx_2_ABC.v.bak | 1KB | 2018-07-19 17:02:50 |
| V1_001_1/Camera_Src/greybox_tmp/cbx_args.txt | 1KB | 2018-08-31 11:25:18 |
| V1_001_1/Camera_Src/HV_Addr.v | 2KB | 2018-09-20 14:43:46 |
| V1_001_1/Camera_Src/HV_Addr.v.bak | 2KB | 2018-08-16 14:57:02 |
| V1_001_1/Camera_Src/LED_FLOW.v | 2KB | 2018-07-19 10:14:24 |
| V1_001_1/Camera_Src/RAM2_1.qip | 1KB | 2018-08-31 11:24:38 |
| V1_001_1/Camera_Src/RAM_Read_YF.v | 4KB | 2018-10-29 17:59:52 |
| V1_001_1/Camera_Src/RAM_Read_YF.v.bak | 8KB | 2018-08-29 14:00:00 |
| V1_001_1/Camera_Src/RAM_Write_YF.v | 1KB | 2018-09-05 16:44:26 |
| ... | ||
全部评论(0)