推荐星级:
- 1
- 2
- 3
- 4
- 5
ST-Accel:FPGA上流媒体应用的高级编程平台
资料介绍
近年来,我们目睹了FPGA在许多高性能系统中的出现。这是由于FPGA的高可重配置性和改进的用户友好编程环境。 OpenCL由主要FPGA供应商提供支持,是一个高级编程平台,可以让硬件开发人员不必处理复杂且容易出错的HDL开发。虽然OpenCL公开了类似GPU的编程模型,非常适合计算密集型任务,但在许多部署FPGA的现有系统中,我们发现工作负载类似于流式传输,这是一种通信密集型。这种不匹配导致低吞吐量和高端到端延迟。
在本文中,我们提出了ST-Accel,一种用于FPGA上流应用的新型高级编程平台。它具有以下优点:(i)ST-Accel采用多处理编程模型来捕获流应用程序的固有流水线级并行性,同时减少端到端延迟。 (ii)基于消息传递的主机/ FPGA通信模型用于避免共享存储器的一致性问题,从而在内核执行期间实现主机/ FPGA通信。 (iii)ST-Accel为I / O设备提供高级抽象,以支持直接I / O设备访问,从而消除主机CPU的开销并减少I / O延迟。 (iv)ST-Accel支持解耦的访问/执行架构,以最大限度地利用I / O设备。 (v)主机/ FPGA通信接口经过重新设计,以满足延迟关键和吞吐量关键场景的需求。亚马逊AWS云和本地计算机上的实验结果表明,与OpenCL相比,ST-Accel可以实现1.6X?166X的吞吐量和1/3的典型流媒体工作负载延迟。
部分文件列表
文件名 | 大小 |
st-accel-high.pdf | 675K |
全部评论(0)