推荐星级：
- 1
- 2
- 3
- 4
- 5
niosⅡ的嵌入式逻辑分析仪硬件系统设计
资料介绍
随着大规模集成电路、FPGA（Field Programmable Gate Array）、嵌入式系统的不断发展，逻辑分析仪作为数据域测试仪器中最有用、最有代表性的一种仪器，在现代电路系统设计与测试中得到了广泛的应用。
本文应用FPGA芯片进行了“基于NiosIⅡ的嵌入式逻辑分析仪”的硬件系统设计，实现了逻辑分析仪的各项功能，达到了设计要求。同时，嵌入式技术的应用降低了系统的硬件成本，提高了系统的可升级性，具有一定的应用价值。文中第一章讲述了逻辑分析仪的基本原理，说明了本文所要设计的逻辑分析仪的技术指标。第二章主要介绍了本逻辑分析仪的硬件总体设计和FPGA外部各个功能模块的设计。第三章详细阐述了本逻辑分析仪FPGA中数据采集与存储电路、中央控制模块、触发与存储控制电路、数据查找与比较功能模块的设计方法，给出了仿真结果。第四章介绍了系统调试的方法、调试过程中发现的问题及解决办法。第五章给出了系统的测试结果。最后一章总结了本逻辑分析仪的特点以及未来的改进方向。
关键词：逻辑分析仪嵌入式FPGA
部分文件列表
| 文件名 | 大小 |
| 基于niosⅡ的嵌入式逻辑分析仪硬件系统设计.pdf | 16M |
全部评论(0)