推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

磁条卡解码芯片中编码电路的设计

更新时间:2019-11-05 20:53:13 大小:12M 上传用户:sun2152查看TA发布的资源 标签:编码电路 下载积分:1分 评价赚积分 (如何评价?) 收藏 评论(0) 举报

资料介绍

本文基于SPM2200磁卡解码芯片的特点与应用,研究了该芯片的系统结构,设计了该系统中编码模块的电路结构,该模块主要负责将模拟电压信号转换为二进制F2F编码,其性能的好坏直接关系到芯片对低频小信号的处理能力,因此该模块是SPM2200磁卡解码系统中一个不可或缺的重要模块.

本文依据SPM2200磁卡解码系统的特点、应用以及性能指标,提出了一种新颖的电路结构。该结构不同于其他电路中比较基准固定不变,而是比较基准能够随着输入信号的电平值实时变化,这种结构不仅能够有效地降低低频小信号的毛刺干扰,而且还提高了电路编码效率,降低了无效误码和数字解码电路的设计难度;同时,该电路紧凑的结构,有效地缩小了芯片面积,降低了芯片制造成本。

基于CSMCO.5um CMOS工艺库,应用仿真软件,对该模块电路性能进行了模拟仿真,结果表明完全达到了设计要求。接着,基于工艺库进行了版图设计。在版图设计过程中,对重要的模拟电路采用了对称性设计,利用“保护环”对电路与产生的衬底噪声进行了隔离,并分别使用“数字地”和“模拟地”,避免了数字模块产生的大的瞬时噪声干扰模拟模块的正常工作,对敏感信号线做“屏蔽”处理。最后,进行了流片验证,测试结果表明,在刷卡速度为10cm/S(信号频率大约为200H2)的情况下,芯片能够正常工作,达到了设计指标。


部分文件列表

文件名 大小
磁条卡解码芯片中编码电路的设计.pdf 12M

全部评论(0)

暂无评论