推荐星级:
- 1
- 2
- 3
- 4
- 5
电子设计竞赛--多功能计数器
资料介绍
本设计给出了以CycloneII型 FPGA EP2C8为核心的多功能计数器的基本原理与实现
方案。FPGA片内包括测频模块,测相模块,DDS查表模块及NIOSII处理器; NIOS核调节频
率字与相位字控制DDS查表模块并经片外高速DA DAC900输出正弦波。测频测相模块的片外
输入采用TI公司的宽带运放OPA699放大,并使用TL3116构建迟滞比较器整形为方波送入
FPGA片内,由可编程逻辑在FPGA内部组建的测频测相逻辑单元,采用等精度测量方法测得
结果并送NIOS核处理,在LCD上显示。经测试,频率测试范围达到1Hz~14MHz,准确度达
0.1ppm,相位测量范围0~360°准确度1°,信号灵敏度达到8mvRMS
部分文件列表
文件名 | 文件大小 | 修改时间 |
电子设计竞赛--多功能计数.pdf | 598KB | 2012-08-14 13:54:56 |
全部评论(0)