推荐星级：

解决集成多个GbE接口的功耗挑战

更新时间：2018-10-21 21:26:02 大小：1M 上传用户：z00 查看TA发布的资源 标签：GbE 接口功耗 下载积分：2分评价赚积分（如何评价?）收藏评论(0) 举报

资料介绍

虽然FPGA通常用于执行以太网和千兆以太网（GbE）链路的桥接功能，但它们通常不会与低功耗相关联。下面将探讨新的中档FPGA如何在以太网需求不断增长和外形尺寸减小的时代解决这一问题。在当今日益互联的世界中，以太网和各种工业，通信和数据中心应用中的其他千兆以太网（GbE）链路的需求正在增长。FPGA通常用于执行GbE接口的桥接功能，因为它具有低设计成本，高性能，上市时间，可重用性以及快速灵活的现场升级组合。

直到最近，它们还没有以低功耗和易用性着称，如果他们要使用单个FPGA来创建当今包含许多不同10G和1G接口的混合解决方案，那么设计人员就需要它们。这一切都随着最新版本的中档FPGA的变化而变化，这些FPGA在单个器件中提供多个GbE端口，并且无需收发器即可实现节能的1G接口，从而显着降低功耗。

专为高能效GbE接口而设计

支持10 Mbps，100 Mbps，1 Gbps和10 Gbps速度的传统中端FPGA有助于推动单个产品中更多连接的需求。这些采用1G接口的高端FPGA面临的挑战是需要收发器，增加功耗和封装尺寸。新的中档FPGA器件的出现不再是这种情况，它提供了使用通用输入输出（GPIO）实现多个GbE接口的更具可扩展性的选择。这样更节能，并且还使开发人员能够使用收发器来实现采用10-Gb / s以太网，CPRI，JESD204B和PCIe等协议的高速系统实现。