推荐星级:
- 1
- 2
- 3
- 4
- 5
FPGA Verilong ADC转换代码,带数码管显示
资料介绍
FPGA Verilong ADC转换代码,带数码管显示
部分文件列表
文件名 | 文件大小 | 修改时间 |
14 adc+数码管显示/Block1.bdf | 13KB | 2011-12-28 15:07:48 |
14 adc+数码管显示/db/add_sub_4ch.tdf | 1KB | 2011-12-28 15:00:10 |
14 adc+数码管显示/db/add_sub_lkc.tdf | 2KB | 2011-12-28 14:57:08 |
14 adc+数码管显示/db/add_sub_mkc.tdf | 2KB | 2011-12-28 14:57:08 |
14 adc+数码管显示/db/add_sub_pah.tdf | 1KB | 2011-12-28 15:00:10 |
14 adc+数码管显示/db/alt_u_div_e2f.tdf | 14KB | 2011-12-28 14:57:08 |
14 adc+数码管显示/db/alt_u_div_u5f.tdf | 35KB | 2011-12-28 15:00:10 |
14 adc+数码管显示/db/hu14.(0).cnf.cdb | 5KB | 2011-12-31 11:00:12 |
14 adc+数码管显示/db/hu14.(0).cnf.hdb | 2KB | 2011-12-31 11:00:12 |
14 adc+数码管显示/db/hu14.(1).cnf.cdb | 6KB | 2011-12-31 11:12:34 |
14 adc+数码管显示/db/hu14.(1).cnf.hdb | 2KB | 2011-12-31 11:12:34 |
... |
全部评论(0)