推荐星级：
- 1
- 2
- 3
- 4
- 5
华为FPGA设计全套，我导师做课题时候给我的
资料介绍
华为FPGA设计全套，我导师做课题时候给我的
部分文件列表
| 文件名 | 大小 |
| 华为FPGA设计全套/ | |
| 华为FPGA设计全套/FPGA技巧Xilinx.rar | 1666KB |
| 华为FPGA设计全套/HuaWei Verilog 约束.rar | |
| 华为FPGA设计全套/Synplify工具使用指南(华为文档)[1].rar___20074616444853030.rar | |
| 华为FPGA设计全套/Verilog HDL 华为入门教程.rar | |
| 华为FPGA设计全套/Verilog典型电路设计 华为.rar | |
| 华为FPGA设计全套/华为coding style.rar | |
| 华为FPGA设计全套/华为FPGA设计流程指南.rar | |
| 华为FPGA设计全套/华为FPGA设计规范.rar | |
| 华为FPGA设计全套/华为VHDL设计风格和实现.rar | |
| 华为FPGA设计全套/华为专利——一种将异步时钟域转换成同步时钟域的方法.rar | |
| ... | |
全部评论(0)