推荐星级：
- 1
- 2
- 3
- 4
- 5
已经仿真过的在FPGA上用Verilog编写的用于测量频率源代码.rar
资料介绍
已经仿真过的在FPGA上用Verilog编写的用于测量频率源代码.rar
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| 已仿真过的用verilog编写的频率计源代码/完整数字频率计_verilog代码/main/cmp_state.ini | 1KB | 2006-07-17 23:37:10 |
| 已仿真过的用verilog编写的频率计源代码/完整数字频率计_verilog代码/main/counter.v | 1KB | 2006-07-17 23:25:54 |
| 已仿真过的用verilog编写的频率计源代码/完整数字频率计_verilog代码/main/data_mux.v | 1KB | 2006-07-17 22:48:36 |
| 已仿真过的用verilog编写的频率计源代码/完整数字频率计_verilog代码/main/db/main.(0).cnf.cdb | 2KB | 2006-07-17 23:04:44 |
| 已仿真过的用verilog编写的频率计源代码/完整数字频率计_verilog代码/main/db/main.(0).cnf.hdb | 1KB | 2006-07-17 23:04:44 |
| 已仿真过的用verilog编写的频率计源代码/完整数字频率计_verilog代码/main/db/main.(1).cnf.cdb | 5KB | 2006-07-17 23:26:00 |
| 已仿真过的用verilog编写的频率计源代码/完整数字频率计_verilog代码/main/db/main.(1).cnf.hdb | 1KB | 2006-07-17 23:26:00 |
| 已仿真过的用verilog编写的频率计源代码/完整数字频率计_verilog代码/main/db/main.(10).cnf.cdb | 5KB | 2006-07-17 23:04:56 |
| 已仿真过的用verilog编写的频率计源代码/完整数字频率计_verilog代码/main/db/main.(10).cnf.hdb | 1KB | 2006-07-17 23:04:56 |
| 已仿真过的用verilog编写的频率计源代码/完整数字频率计_verilog代码/main/db/main.(2).cnf.cdb | 2KB | 2006-07-17 23:29:20 |
| 已仿真过的用verilog编写的频率计源代码/完整数字频率计_verilog代码/main/db/main.(2).cnf.hdb | 1KB | 2006-07-17 23:29:20 |
| ... | ||
全部评论(0)