推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

一种基于FPGA的UART电路的设计

更新时间:2019-10-13 20:09:24 大小:207K 上传用户:杨义查看TA发布的资源 标签:fpgauart 下载积分:0分 评价赚积分 (如何评价?) 收藏 评论(0) 举报

资料介绍

文档为一种基于FPGA的UART电路的设计总结文档,是一份不错的参考资料,感兴趣的可以下载看看,,,,,,,,,,,,,

部分文件列表

文件名 大小
一种基于FPGA的UART电路设计.pdf 207K

部分页面预览

(完整内容请下载后查看)
年 月  
!"#" $  
!
应用天地  
!!!!!  
第 卷 第 期  
!% $  
$
一种基于 的  
OHZ! T!I"  
电路设计  
郑争兵  
!西理工学院电信工程系 汉中  
!
"
$!&""&  
!
!绍了一种基于  
!
_Rd+ T+D,  
电路实现方法!用有限状态机设计了发送模块和接收模块!出了系统的功能仿  
真结果!证了系统设计的正确性"个  
接口电路结构简单#能升级方便#作稳定可!应用于各种具有  
T+D,  
接口的硬件电路系统"  
T+D,  
关键词!  
$
_Rd+ T+D,  
$限状态机  
文献标识码!  
中图分类号!  
,R!#(  
/
!!  
R/4*,+-T!I".*0.(*)5&4/2+,OHZ!  
J
8925 8925U45  
6 6 6  
%
!
X2<BAK25A:>J@2IAB:54IJ54522B45 -9<<5Y4T54G2BF4A :>,2I95:@:  
E 6 6 C 6C  
!
!
=<5Z9:5 $!&""& O945<  
6
&
!54)0&.) ,924K@2K25A<A4:5:>T+D,I4BI14AU<F2M:5_Rd+4F45AB:M1I2M,92AB<5FK4AA2B<5MB2I24G2B74A9>454A2  
E
!
FA<A2K<I9452<B2M2F452M _45<@@ F4K1@<A4:5B2F1@AF:>A92FFA2KG2B4> A92G<@4M4A :>A92FFA2K,92T+D,45A2BV  
C
6
C
C
C
C
! !  
><I2I4BI14A74A9F4K@2FAB1IA1B2<5MI:5G25425A1 B<M2F 794I97:BgFFA<U@2<5MB2@4<U@2 I<5U21F2M45<G<B42A :>  
C
E
E6  
9<BM7<B2I4BI14AFFA2KF74A9A92T+D,45A2B><I2’  
C
’ $ $  
8/9+024 _Rd+ T+D, >454A2FA<A2K<I9452  
1
行接口实现的"为了实现  
接口通信!统整体设  
D-!&!O  
引 言  
!
:
!
计如图 所示"  
# D-!&!  
连接方式采用了 芯的连接座与  
%
异步串行通信由于接线少#传输距离远#靠性高!在  
计算机进行连接!  
_Rd+  
连接座之间采用电平  
电平之间的转  
D-!&!  
数据采集和控制系统中得到了广泛的应用"了实现  
转换芯片  
()  
*
!  
以实现  
*
,,S OH?-  
?+0!&!  
异步串行通信接口!统上采用专用的集成电路  
实现  
的核心功能"  
电路由波  
D-!&!O  
_Rd+  
T+D,  
T+D,  
芯片  
%
T+D, 154G2BF<@<F5I9B:5:1FB2I24G2BAB<5FK4AA2B  
C
&
特率发生器#发送模块和接收模块 部分组成"特率发  
&
或者在微处理器芯片内集成"在实际运用中 !时只  
生器为发送模块和接收模块提供时钟信号!实现数据的  
需要使用  
的部分功能 !从而会造成一定的资源浪  
异步可靠传输" _ 和 _ 别是接收模  
_Rd+ BYM _Rd+ AYM  
T+D,  
"随着  
技术的飞速发展以及  
在现代电子  
功能模  
块数据线和发送模块数据线"  
JX+  
_Rd+  
系统设计中的广泛应用!用  
实现  
假定本方案设计的  
数据格式为据位为  
_Rd+  
T+D,  
T+D,  
c
!可以简化电路接口设计#小系统体积#高可靠性!  
#特率可选#设奇偶校验位# 停止位!步通信  
#
而且可以根据设计的需要对其逻辑控制进行灵活的修改!  
( )  
#V!  
的过程如下计算机产生发送串行数据!由  
连接座  
D-!&!  
充分利用其硬件资源  
( )  
"于这种思想!文提出了一  
端输入!经过  
进行电平转换由  
,0X  
?+0!&!  
_Rd+  
&
种使用  
语言开发 核心功能的方!将  
T+D,  
口接收模块的  
_ 端进入!进行串并转换得到 位  
c
.=XS  
_Rd+ BYM  
模块嵌入到  
( )  
芯片!现了  
与计算机  
位宽数据总线!数据由  
的其他模块进行处理$  
T+D,  
_Rd+  
_Rd+  
_Rd+  
)
之间的数据通信  
系统设计  
"
产生发送的 位并行数据!数据由 位数据线进入  
c c  
_Rd+  
_Rd+  
串口发送模块!进行并串转换后由  
_ 出  
_Rd+ AYM  
;
!
!过  
电平转换由  
?+0!&!  
,#PL  
?+0!&!  
计算机与  
之间进行通信!通过计算机的串  
连接座的  
端输出给计算机"  
_Rd+  
D-!&!  
D0X  
作者简介!争兵!!要研究方向为嵌入式系统设计"  
!
基金项目!级科研项目%  
&助  
-Sd3X"$&c  
$
中国科技核心期刊  
+
+
#)  

全部评论(0)

暂无评论