您现在的位置是:首页 > 资料属性 > 书籍 > FPGA经典100问
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA经典100问

更新时间:2019-10-12 14:17:27 大小:599K 上传用户:Double旺查看TA发布的资源 浏览次数:490 下载积分:1分 下载次数:1 次 标签:fpga 出售积分赚钱 评价赚积分 ( 如何评价?) 收藏 评论(1) 举报

资料介绍

经典,FPGA经典100问,关于FPGA的问题,HDL相关部分



部分文件列表

文件名 大小
FPGA经典100问_之<HDL_28问>.pdf 599K

部分页面预览

(完整内容请下载后查看)
FPGA 经典 100 问 之<HDL 28 >  
FPGA 是什么?  
FPGA 即现场可编程逻辑门阵列(英语:Field Programmable Gate Array, FPGA是一个  
含有可编辑元件的半导体设备供使用者现场程式化的逻辑门阵列元件是作为专用集  
成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原  
有可编程器件门电路数有限的缺点。  
现把历年来众多网友和专家联手打造FPGA100 问奉献给大家<HDL 28 >、  
<仿真 20 ><设计实现 31 ><下载验证 16 ><入门与提高 5 >初学者必备!  
verilog 问题:按键消抖  
问:  
always @(negedge S1 or negedge S2 )  
begin  
if(!S1)  
dd = dd -1'b1;  
else if(!S2)  
dd <= dd - 1'b1;  
end  
S1 S2 为两个已经经过消抖的按键,  
使用上面语句是把 S1 S2 作为敏感信号,  
当按下 S2 时寄存器 dd 是是减 1 显示,但是按下 S1 时候却不是,是一直在变,求教,此问  
题困扰多时!谢谢!  
答:  
首先第一个问题序电路中感变量表里面的信号只有一个能综合成时钟信号外一  
个是异步载入信号可以看一下 RTL 可以看到 S2 是在时钟输入端S1 是在异步  
答:  
你必须一个时钟一次技术S 拉低那要保持好长时间呢以你取 S 的上升沿或下降沿作  
讯问题  
深入浅出玩转 FPGA 串口通讯有如下程序:  
//下面的下降沿检测可以滤掉<20ns-40ns 的毛刺(包括高脉冲和低脉冲毛刺),  
//这里就是用资源换稳前提是我们对时间要求不是那么苛刻为输入信号打了好  
几拍)  
//(当然我们的有效低脉冲信号肯定是远远大于 40ns 的)  
assign neg_rs232_rx = rs232_rx3 & rs232_rx2 & ~rs232_rx1 & ~rs232_rx0;  
//接收到下降沿  
neg_rs232_rx 置高一个时钟周期  
1
www.EDNChina.com  

推荐下载

全部评论(1)

  • 2019-10-15 11:37:37suxindg

    谢谢分享