- 1
- 2
- 3
- 4
- 5
基于fpga的高速adc性能测试系统设计
资料介绍
首先,本文提出了基于Xilinx VC707硬件开发平台,以高速FPGA芯片Virtex-7XC7VX485T-2FFG1761C为控制核心的硬件方案,并进一步对FPGA程序、上位机程序进行工程实现。成功设计和验证了可兼容多种高速接口、可测试多种典型性能指标的高速ADC测试系统。其与现有测试系统相比存在以下优点:
1.按口灵活。本系统支持CMOS(时钟频率高达300MHz)、LVDS(时钟频率高达650MHz)和JESD204B(时钟频率高达12.5GHz)三种数字接口类型。
2.数据存储容量大、速度高。采用大容量DDR3SDRAM,数据吞吐率高达20Gbits/s;以16位ADC为例,可以实现高达512兆采样点的连续采集存储。
3.数据传输率高。采用千兆以太网接口将数据由测试板上传至PC做进一步处理,数据载荷达77Mbytes/s。
其次,本文设计了配套计算机测试程序,用于高速数据传输和性能指标运算、图形化。测试程序开发充分结合MATLAB面向对象的简易性和C语言硬件控制的高效性特点。基于MATLAB实现图形用户界面、指标运算和结果显示;数据传输方面则采用Matlab和C语言混合编程,通过C语言调用WinPcap库扩展MATLAB命令实现以太网数据高速连续捕获。
最后,采用本文设计的测试系统对两款商用ADC芯片进行实际测试,评估其正确性、实用性和系统的可靠性。结果表明,本文实现的测试系统能够满足主流ADC如AD9268、AD9643的测试需求,有很好的应用和推广价值。
部分文件列表
文件名 | 大小 |
基于fpga的高速adc性能测试系统设计.pdf | 11M |
全部评论(0)