推荐星级：
- 1
- 2
- 3
- 4
- 5
时钟信号管理：FPGA的时钟资源
资料介绍
本文将介绍允许我们在整个系统中有效生成和分配时钟信号的常见FPGA资源。
在许多情况下，我们需要生成新的时钟信号并在整个系统中有效地分配它们。现代FPGA具有专用的时钟管理模块，允许我们执行这两项任务。
在本文中，我们将首先简要回顾有效时钟分配和新时钟生成的问题。然后，我们将看到现代FPGA的时钟管理模块可以轻松处理这两个设计要求。高效的时钟分配
即使在小型数字设计中，时钟信号也可以分布到整个系统中的数百个时钟元件。这些高扇出时钟信号负责同步系统的不同子系统或组件。这就是为什么我们需要特别注意时钟网络的不同路径引入的延迟。
例如，考虑将时钟信号从节点A分配到节点B和C，如下面的图1所示。在该图中，时钟信号进入FPGA并通过缓冲器（在图中显示为三角形），然后到达节点B处的寄存器。该路径具有固有延迟，如下所示。在波形中。为了将时钟从A分配到C，我们可以在不通过FPGA的情况下使用PCB走线
部分文件列表
| 文件名 | 大小 |
| 时钟信号管理：FPGA的时钟资源.pdf | 668K |
全部评论(0)