积分商城

最新搜索： 电动机的单片机控制 基于运算放大器和模拟集成电路的电路设计 fluke 1587 JESD84-B51 RC6F9003B 数据结构 实验
您现在的位置是：首页 > 技术资料 > 基于FPGA的经济型MPEG2运动图像编码器IP核设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA的经济型MPEG2运动图像编码器IP核设计

更新时间：2016-09-30 00:05:27 大小：2M 上传用户：jinyi7016查看TA发布的资源 标签： FPGAMPEG2运动图像编码器IP核设计 下载积分：4分 评价赚积分 （如何评价?） 收藏 评论(0) 举报

资料介绍

FPGA学习资料教程——基于FPGA的经济型MPEG2运动图像编码器IP核设计

部分文件列表

文件名 大小
基于FPGA的经济型MPEG2运动图像编码器IP核设计.pdf 2M

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源

热门标签

更多>>

最新上传

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号