推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA的频率特性测试仪的研制

更新时间:2010-07-31 20:35:15 大小:2M 上传用户:五谷道场查看TA发布的资源 浏览次数:3882 下载积分:0分 下载次数:0 次 标签:学术论文 出售积分赚钱 评价赚积分 ( 如何评价?) 收藏 评论(1) 举报

资料介绍

频率特性测试仪(简称扫频仪)是一种测试电路频率特性的仪器,它广泛应用于无线电、电视、雷达及通信等领域,为分析和改善电路的性能提供了便利的手段。而传统的扫频仪由多个模块构成,电路复杂,体积庞大,而且在高频测量中,大量的分立元件易受温度变化和电磁干扰的影响。为此,本文提出了集成化设计的方法,针对可编程逻辑器件的特点,对硬件实现方法进行了探索。 本文对三大关键技术进行了深入研究: 第一,由扫频信号发生器的设计出发,对直接数字频率合成技术(DDS)进行了系统的理论研究,并改进了ROM压缩方法,在提高压缩比的同时,改进了DDS系统的杂散度,并且利用该方法实现了幅度和相位可调制的DDS系统-扫频信号发生器。 第二,为了提高系统时钟的工作频率,对流水线算法进行了深入的研究,并针对累加器的特点,进行了一系列的改进,使系统能在100MHz的频率下正常工作。 第三,从系统频率特性测试的理论出发,研究如何在FPGA中提高多位数学运算的速度,从而提出了一种实现多位BCD码除法运算的方法—高速串行BCD码除法;随后,又将流水线技术应用于该算法,对该方法进行改进,完成了基于流水线技术的BCD码除法运算的设计,并用此方法实现了频率特性的测试。 在研究以上理论方法的基础上,以大规模可编程逻辑器件EP1K100QC208和微处理器89C52为实现载体,提出了基于单片机和FPGA体系结构的集成化设计方案;以VerilogHDL为设计语言,实现了频率特性测试仪主要部分的设计。该频率特性测试仪完成扫频信号的输出和频率特性的测试两大主要任务,而扫频信号源和频率特性测试这两大主要模块可集成在一片可编程逻辑器件中,充分体现了可编程逻辑器件的优势。 本文首先对相关的概念理论进行了介绍,包括DDS原理、流水线技术等,进而提出了系统的总体设计方案,包括设计工具、语言和实现载体的选择,而后,简要介绍了微处理器电路和外围电路,最后,较为详细地阐述了两个主要模块的设计,并给出了实现方式。

部分文件列表

文件名文件大小修改时间
基于FPGA的频率特性测试仪的研制.pdf1983KB2010-07-31 20:31:20

推荐下载

全部评论(1)

  • 2016-07-22 17:30:45sddxxxxy

    挺好的资源