推荐星级：
- 1
- 2
- 3
- 4
- 5
美光DDR3存储器模型，用Verilog语言编写，通用模型
资料介绍
美光DDR3存储器模型，用Verilog语言编写，通用模型
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| 2048Mb_ddr3/ddr3.v | 146KB | 2009-12-11 11:08:52 |
| 2048Mb_ddr3/ddr3_mcp.v | 3KB | 2009-05-26 16:28:30 |
| 2048Mb_ddr3/ddr3_module.v | 32KB | 2009-05-26 16:29:02 |
| 2048Mb_ddr3/readme.txt | 9KB | 2009-05-26 16:28:34 |
| 2048Mb_ddr3/subtest.vh | 13KB | 2009-11-12 15:46:12 |
| 2048Mb_ddr3/tb.do | 2KB | 2009-05-26 16:29:04 |
| 2048Mb_ddr3/tb.v | 19KB | 2009-11-12 15:46:12 |
| 2048Mb_ddr3/ddr3_parameters.vh | 75KB | 2010-01-08 09:41:30 |
| 2048Mb_ddr3 | 1KB | 2010-12-20 20:57:18 |
全部评论(0)