推荐星级：
- 1
- 2
- 3
- 4
- 5
如何扇出并完成DDR3与CPU上之间的信号走线
资料介绍
如何扇出并完成DDR3与CPU上之间的信号走线DDR3内存已经被广泛地使用，专业的PCB设计工程师会不可避免地会使用它来设计电路板。本文为您提出了一些关于DDR3信号正确扇出和走线的建议，这些建议同样也适用于高密度、紧凑型的电路板设计。
DDR3设计规则和信号组
让我们从以DDR3信号分组建立高速设计规则讲起。在DDR3布线时，一般要将它的信号分成命令信号组、控制信号组、地址信号组、数据信号0/1/2/3/4/5/6/7分组、时钟信号组以及其他。推荐的做法是，在同一组别中的所有信号按照相同的方式”走线，使用同种拓扑结构以及布线层。
举个例子，我们来看一下图1的走线过程，所有DATA6分组的信号都是从第1层切换到第10层的，然后到第11层，之后再切换到12层。分组中的每个信号都有相同的层切换，通常都走相同距离，使用相同的拓扑结构。
如此布线的一个优势在于，当作信号线长度调整时（也称延迟或相位调整），通路中的z轴长度可以忽略不计。这是因为所有信号均具相同的布线方式，有着完全相同的过孔定义和长度。
创建DDR3信号组
Altium Designer 提供了创建必要信号组的简便方法，可以在项目的原理图中完成。首先，把一个Blanket放在将要生成一个信号组的网络上。然后，在Blanket的边缘上放置一个PCB directive，把它定义为一个网络组。请参见图2示例。
部分文件列表
| 文件名 | 大小 |
| 如何扇出并完成DDR3与CPU上之间的信号走线.pdf | 3M |
部分页面预览
（完整内容请下载后查看）如何扇出并完成 DDR3 与 CPU 上之间的信号走线
DDR3 内存已经被广泛地使用，专业的
PCB 设计工程师会不可避免地会使用它来设计
电路板。本文为您提出了一些关于 DDR3 信号正确扇出和走线的建议， 这些建议同样也
适用于高密度、紧凑型的电路板设计。
DDR3 设计规则和信号组
让我们从以 DDR3 信号分组建立高速设计规则讲起。在
DDR3 布线时，一般要将它的
0/1/2/3/4/5/6/7 分组、时钟
信号分成命令信号组、控制信号组、地址信号组、数据信号
信号组以及其他。推荐的做法是，在同一组别中的所有信号按照
用同种拓扑结构以及布线层。
“相同的方式 ”走线，使
1: DATA 6
“ ”
分组中所有信号都是以 相同方式 布线的，使用相同的拓扑结构以及布线层。
图
举个例子， 我们来看一下图 1 的走线过程， 所有 DATA 6 分组的信号都是从第 1 层切换
到第 10 层的，然后到第 11 层，之后再切换到 12 层。分组中的每个信号都有相同的层
切换，通常都走相同距离，使用相同的拓扑结构。
如此布线的一个优势在于，当作信号线长度调整时（也称延迟或相位调整），通路中的
z 轴长度可以忽略不计。这是因为所有信号均具相同的布线方式，有着完全相同的过孔
定义和长度。
创建 DDR3 信号组
Altium Designer 提供了创建必要信号组的简便方法，可以在项目的原理图中完成。首
先，把一个 Blanket 放在将要生成一个信号组的网络上。然后，在
置一个 PCB directive ，把它定义为一个网络组。请参见 图2 示例。
Blanket 的边缘上放
图 ：使用
2
定义用于
信号布线的网络类组。
DDR3
Blankets and PCB directives
为网络组指定颜色
全部评论(0)