您现在的位置是:首页 > 教程 > ddr2 工作时序与原理
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

ddr2 工作时序与原理

更新时间:2019-05-15 11:17:16 大小:553K 上传用户:z00查看TA发布的资源 标签:ddr2工作时序 下载积分:2分 评价赚积分 (如何评价?) 收藏 评论(0) 举报

资料介绍

在 SDRAM 与 DDR 时代,这两个时钟频率是相同的,但在 DDR-Ⅱ内存中,内部时钟变成了外部时钟的一半。以 DDR-Ⅱ 533 为例,数据传输频率为 533MHz( 对于每个数据引脚,则是 533Mbps/pin),外部时钟频率为 266MHz,内部时钟频率为 133MHz。因为内部一次传输的数据就可供外部接口传输 4 次,虽然以 DDR 方式传输,但数据传输频率的基准— — 外部时钟频率仍要是内部时钟的两倍才行。 

DDR-Ⅱ内存在开机时也会有初始化过程,同时在 EMRS 中加入了新设置选项,由于大同小异,在此就不多说了。在 EMRS 阶段,DDR-Ⅱ加入了可选的 OCD 功能。 

OCD 的主要用意在于调整 I/O 接口端的电压,来补偿上拉与下拉电阻值。目的是让 DQS 与 DQ 数据信号之间的偏差降低到最小。调校期间,分别测试 DQS 高电平/DQ 高电平,与 DQS 低电平/DQ 高电平时的同步情况,如果不满足要求,则通过设定突发长度的地址线来传送上拉/下拉电阻等级(加一档或减一档),直到测试合格才退出 OCD 操作。


部分文件列表

文件名 大小
ddr2_工作时序与原理.pdf 553K

全部评论(0)

暂无评论