推荐星级：
- 1
- 2
- 3
- 4
- 5
解读高速数模转换器DA的建立和保持时间
资料介绍
解读高速数模转换器（DAc）的建立和保持时间
本应笔记定义了高速数模转换洲DAC的理立和保持时间，并给出了相的图钢。高速DAC的这两个参数通常定义为“正，负值，了解它们与数态特性之间的关系是一避为了解冰这出题，本文是供了一的图例
介绍
为了达到高速数模转换器（DAC的最佳性能，需要严格满足数字信号的时序要求。随着时钟频率的提高，数字接口的甜立和保持时间成为系统设计人员需要重点关注的参数。本应用笔记对建立和保持时间进行详尽说明，因为这些参数与 Maxim的高性能数据转换方案密切相关。
定义建立和保持时间
健立时间（s）是相对于DAC时钟跳变，数据必须达到有效的逻辑电平的时向，保持时间（t）则定义了器件获/米样数据后允许数据发生变化的时间。图1给出了相对于时钟上升沿的建立和保持时间。特定器件的时钟信号有效边沿可能是上升下降沿，或由用户连择，例如MAX589516位、500Msps、插值和词制双通道DAC，CMos输入
部分文件列表
| 文件名 | 大小 |
| 解读高速数模转换器DA的建立和保持时间.pdf | 238K |
全部评论(0)